PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2001-057556

(43) Date of publication of application: 27.02.2001

(51) Int. CI.

H04L 12/28

(21) Application number : 11-232074

(71) Applicant : NEC ENG LTD

(22) Date of filing:


19. 08. 1999

(72) Inventor: HORAGE TOSHIO

(54) BUFFER CONTROLLER AND ITS CONTROL PROCESSING METHOD

(57) Abstract:

PROBLEM TO BE SOLVED: To obtain a buffer control system where a network load can be relieved. SOLUTION: When a buffer is fully occupied (YES in S4), a cell is aborted (S7), and a cell abort flag is set to '1' and stored (S2). When an input cell is an EOP cell (YES in S3), the cell abort flag is referred (S8). When the cell abort flag is set to '1', whether or not a head cell is stored in a cell buffer is discriminated (S12), and when the head cell is stored in the cell buffer (YES in S12), EPD processing is conducted (S17). When the head cell is outputted (NO in S12), EPD processing is conducted (S13).



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(II)特許出顧公開發号 特開2001-57556

(P2001-57556A)

(43)公開日 平成13年2月27日(2001.2.27)

(51) Int.CL'

HO4L 12/28

織別配号

FI

ラーマコード(参考)

H04L 11/20

D 5K030

9A001

審査部球 京部球 語求項の数7 OL (全 10 頁)

(21)出顧番号

特顯平11-232074

(22)出題日

平成11年8月19日(1999.8.19)

(71) 出順人 000232047

日本電気エンジニアリング株式会社

東京都港区芝浦三丁目18年21号

(72) 発明者 洞毛 俊男

東京都港区芝油三丁目18番21号 日本電気

エンジニアリング株式会社内

(74)代理人 100098812

Fターム(参考) 5K030 GAG1 GA13 HA10 IB29 KX11

LC18

9A001 CC07 DD10 jj12 KK56


(54) 【発明の名称】 バッファ制御装管及びその制御処理方法

(57)【要約】

【課題】 ネットワークの負荷を低減したバッファ制御 方式を得る。

【解決手段】 バッファフルの場合は(S4がYE

S). セル廃棄を行い(S?)、セル廃棄フラグを
「1"にして保持する(S2)。入力セルがEOPセル
の場合は(S3がYES)、セル廃棄フラグを参照する
(S8)。「1"の場合は、先頭セルがセルバッファの
中にあるかどうかを判定し(S12)、中にある場合は
(S12がYES)、EPD処理を行なう(S1?)。
先頭セルが出力されていた場合は(S12がNO)、PPD処理を行なう(S13)。



【特許請求の範囲】

【語求項1】 各仮想チャネル毎に設けたバッファメモリーに順次一時銘納しながら、パケットを機成するセルを任送していく作同期トランスファモードのバッファ制御装置であって、前記パッファメモリーがバッファフル状態にあることを検知するバッファフル検出手段と、前記パッファメモリーがバッファフル検出手段と、前記セルを廃棄するバッファフルセル廃棄手段と、前記セルが廃棄された場合にセル廃棄フラグをたてるセル廃棄フラグ発生手段と、前記パケットの最 10 終セルが入力された時前記セル廃棄フラグを参照し前記セル廃棄フラグがたっている場合は同一の前記パケットに関するすべてのセルを廃棄するパケット廃棄手段とを含むことを特徴とするバッファ制御装置。

1

【請求項2】 さらに、前記パケットの先頭セルの位置を検知するパケット先頭セル検出手段と、前記パケットの最終セルが入力された時前記パケットの先頭セルがすでに前記パッファメモリーから出力されていた場合に前記セルが廃棄されて空になった前記パッファメモリーの先頭部にタギングするタギング手段とを含むことを特徴 20とする請求項1記載のパッファ制御装置。

【請求項3】 前記バッファフル検出手段は、前記バッファメモリーの前記セルの格納置が関値を超えた時前記 バッファメモリーがバッファフルとなったと判定する様にしたことを特徴とする請求項1あるいは2記載のバッファ制御装置。

【請求項4】 前記バッファフルセル廃棄手段は、一度 前記セルの廃棄が発生した場合に前記バッファメモリー の格勢状況に関わらず以後の前記同一のパケットに属す るすべてのセルを前記最終セルの直前まで廃棄するよう 30 にしたことを特徴とする詰求項1,2あるいは3記載の バッファ制御終置。

【請求項5】 前記パッファメモリーはファーストインファーストアウトメモリーであることを特徴とする請求項1、2、3あるいは4記載のパッファ制御装置。

【語求項6】 各仮想チャネル毎に設けたバッファメモリーに順次一時格納しつつバケットを構成するセルを伝送する非同期トランスファモードのバッファ制御装置の制御処理方法であって、前記バッファメモリーがバッファフル状態にあることを検知するステップと、前記バッ 40ファメモリーがバッファフル状態にある時に後続して入力される前記セルを廃棄するステップと、前記セルが廃棄された場合にセル廃棄フラグをたてるステップと、前記バケットの最終セルが入力された時前記セル廃棄フラグを参照し前記セル廃棄フラグがたっている場合は同一の前記パケットに属するすべてのセルを廃棄するステップとを含むことを特徴とする制御処理方法。

【請求項7】 さらに、前記パケットの先頭セルの位置 を検知するステップと、前記パケットの最終セルが入力 された時前記パケットの先頭セルがすでに前記パッファ メモリーから出力されていた場合に前記セルが廃棄されて空になった前記パッファメモリーの先頭部にタギングするステップとを含むことを特徴とする請求項6記載の制御処理方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はバッファ制御装置及びその制御処理方法に関し、特にATM(非同期トランスファモード)通信装置におけるバッファ制御装置及びその制御処理方法に関する。 夏に詳しくは、ATM通信装置において、特に共通セルバッファメモリーを有し、EPD(アーリーパケット廃棄)/PPD(部分パケット廃棄)処理を行なうバッファ制御装置の改良に関するものである。

[0002]

50

【従来の技術】ATM通信装置は、一つの入力ボートから一つの出力ボートへ接続(コネクション)するいくつかの仮想チャネル(VC;バーチャルチャネル)にて構成されている。従来、この種のバッファ制御装置は、例えば特闘平1)-75252号公報に示される様に、共通セルバッファメモリーを用いたスイッチあるいはデマルチプレクサにおいて、EPD制御及びPPD副御を行なうことを目的として用いられている。

【0003】図11は特開平10-75252号公報記載の従来のバッファ制御装置の一例を示すプロック図である。図11において、ルーティングタグ拍出部3は入力セル8のヘッダ部から出力方路情報であるルーティングタグを抽出する。また、書き込み副御部8は空きアドレスFIFO(ファーストインファーストアウト)メモリー10から共通セルバッファ1の空きアドレスを読み出し、共通セルバッファ1にデータを書き込む。同時に、そのアドレスを出力ボート88~8dに対応する使用中アドレスFIFOメモリー11~14に使用中アドレスとして書き込む。

【0004】読み出し制御部9は使用中アドレスFiFOメモリ11からアドレスを読み出し、共通セルバッファ1をそのアドレスにてアクセスして出力データりを出力する。分岐器(CDI)2は、例えば2、4Gb/sのデータりを出力ボートaa~adに、それぞれ例えば600Mb/sの信号として出力する。共通バッファキュー長力ウンタ6は、共通セルバッファ1にセルデータが書き込まれる毎に一つカウントダウンされる。従って、共通バッファキュー長カウンタ6においては、一共通でファインを発売されるもの量がキュー長という形にてカウント・保存される。

【0005】キュー長岡値超過検出部ではカウンタ6のカウント値を監視し、そのカウント値が所定の関値を超えた場合は、その情報(関値を超えたかどうかのYES/NO情報)」をパケット廃棄制御部4に送る。パケッ

ト状態管理テーブル5は、VC毎に3つの状態(転送 中、体止中、廃棄中)が書き込まれる。パケット廃棄制 御部4はこの3つの状態と関値超過情報 j とを参照して 書き込み制御部8を制御してEPD副御を行う。共通セ ルバッファ1の格納状態がフル (満杯) か否かを示すバ ッファフルフラグkを備えており、このバッファブルフ ラグkの状態情報がパケット廃棄制御部4に入力され

3

【0006】このパケット廃棄制御部4はこのバッファ フルフラグkの状態情報とパケット状態管理テーブル5 の情報とを基に、書き込み副御部8を副御してPPD機 能を実現する。尚、ここでのEPD制御とは、セルを書 き込むバッファーの滞留セル数が所定の閾値を超えてい る状態において新規パケットaをバッファ1内部には入 れずに廃棄する制御である。すなわち、バッファ長に闘 値を設定し、その閾値を超えた場合に、新たに入力され る上記レイヤのパケットを廃棄する副御である。また、 PPD制御とは、入力セルaを書き込むバッファ1がフ ル (満杯) となり、書き込むことができずにセルaが廃 棄されてしまった場合、その廃棄されたセルと同一のパ 20 ケットに属するセルが入力された場合、バッファトに空 きがあってもその入力されたセルを書き込まずに廃棄す る副御である。

【0007】尚、EPD副御及びPPD制御において は、AAL (ATMアダプテーションレイア) 5にて は、EOP (エンドオブパケット) 表示として、セルの ヘッダ部のPT (ペイロードタイプ) を用いているた め、とれによりパケットを認識して処理を行う。

[0008]

【発明が解決しようとする課題】しかし、図11に示す 30 特開平10-75252号公報記載の従来のバッファ制 御装置では、バケット受信中にセル廃棄が発生した場 台、新たに入力されるセルに対しては廃棄を行なうが、 既にセルバッファに書き込まれているセルに対しては廃 棄を行なわないという問題がある。 すなわち、セル廃棄 により再送の必要が発生したパケットが重復してネット ワークを流れることとなり、ネットワークに余分な負荷 ・かかけることとなる。

【0009】また、PPD副御においても、セル廃棄発 切りを付けるためにEOPセルのみの書き込みを行なう が、EOPセル入力時にバッファフルだった場合は、E OPセルの書き込みが行なえない問題が生じる。 すなわ ち、次に入力されるパケットとの区切りがなくなり、次 のバケットが正常にセルバッファに書き込まれても、セ ル落ちのある結合パケットとなり、正常に入力されたパ ケットが廃棄される場合が発生する。

【① ①1 ①】本発明の目的は、ネットワークの負荷を低 減したバッファ副御装置及びその制御処理方法を提供す ることである。すなわち、パケット受信中にセル廃棄が 50

起こった場合、現在バッファに滞留している当該パケッ トのセルを廃棄することにより、ネットワークの負荷を 低減する。

【①①11】また、本発明の他の目的は、PPD処理に おいて結合パケットの発生による正常パケットの廃棄を 防止することである。

[0012]

【課題を解決するための手段】本発明によるバッファ制 御装置は、各仮想チャネル毎に設けたバッファメモリー に順次―時格納しながら、パケットを構成するセルを伝 送していく非同期トランスファモードのバッファ副御装 置であって、前記バッファメモリーがバッファフル状態 にあることを検知するバッファフル検出手段と、前記バ ッファメモリーがバッファフル状態にある時に後続して 入力される前記セルを廃棄するバッファフルセル廃棄手 段と、前記セルが廃棄された場合にセル廃棄フラグをた てるセル廃棄フラグ発生手段と、前記パケットの最終セ ルが入力された時前記セル廃棄フラグを参照し前記セル 廃棄フラグがたっている場合は同一の前記パケットに属 するすべてのセルを廃棄するパケット廃棄手段とを含む ことを特徴とする。

【0013】また、前記パケットの先頭セルの位置を検 知するパケット先頭セル検出手段と、前記パケットの最 終セルが入力された時前記パケットの先頭セルがすでに 前記バッファメモリーから出力されていた場合に前記セ ルが廃棄されて空になった前記バッファメモリーの先頭 部にタギングするタギング手段とを含むことを特徴とす る.

【0014】さらに、前記バッファブル検出手段が、前 記バッファメモリーの前記セルの格納量が閾値を超えた 時前記バッファメモリーがバッファフルとなったと判定 することを特徴とする。さらにまた、前記バッファフル セル廃棄手段が、一度前記セルの廃棄が発生した場合に 前記バッファメモリーの格納状況に関わらず以後の前記 同一のパケットに属するすべての前記セルを前記最終セ ルの直前まですべて廃棄することを特徴とする。

【①①15】本発明による副御処理方法は、各仮想チャ ネル毎に設けたバッファメモリーに順次一時格納しなが ちパケットを構成するセルを伝送していく非同期トラン 生後、同一パケットのセルを廃棄し続け、パケットの区 40 スファモードのバッファ制御装置の制御処理方法であっ て、前記バッファメモリーがバッファフル状態にあるこ とを検知するステップと、前記バッファメモリーがバッ ファフル状態にある時に後続して入力される前記セルを 廃棄するステップと、前記セルが廃棄された場合にセル 廃棄フラグをたてるステップと、前記パケットの最終セ ルが入力された時前記セル廃棄フラグを参照し前記セル 廃棄フラグがたっている場合は同一の前記パケットに属 するすべてのセルを廃棄するステップとを含むことを特 欲とする。

【①①16】また、前記パケットの先頭セルの位置を検

知するステップと、前記パケットの最終セルが入力され た時前記パケットの先頭セルがすでに前記パッファメモ リーから出力されていた場合に前記セルが廃棄されて空 になった前記バッファメモリーの先頭部にタギングする ステップとを含むことを特徴とする。

5

【0017】本発明の作用は次の通りである。EPD/ PPD処理を、書き込みアドレス、読み出しアドレスに 加えて、パケット先頭アドレスをカウンタによって管理 する。これにより、EPD/PPD処理の際にバッファ に滞留している当該パケットの廃棄を実現する。従っ て、廃棄セルのあるパケットをネットワークに流すこと がなくなり、ネットワークの負荷の低減を真現してい る。また、PPD処理の際の結合パケットの発生による 正常なパケットの廃棄をなくしている。

[0018]

【発明の実施の形態】以下に、本発明の実施例について 図面を参照して説明する。図1は本発明によるバッファ 制御装置の実施側の構成を示すプロック図であり、図2 ~11と同等部分は同一符号にて示している。図1にお いて、本発明によるバッファ制御装置は、入力されたA 20 TM (非同期トランスファモード) セルa をコネクショ ン (仮想チャネル:VC; 道信ルート) 毎に、整積する セルバッファメモリー(セルバッファ)1を有する。 尚。セルバッファ!はコネクション毎に分割されたF! FO (ファーストインファーストアウト) メモリー (例 えばF!FOメモリー素子にて構成される)である。 【0019】また、入力されたセルaのヘッダ部より、 セル種別とコネクション番号との抽出を行なうセル識別 部3、入力セル8のコネクション番号から、セルバッフ ァ1への書き込みアドレスを決定する書き込み副御部8 30 を有する。さらに、セルバッファ1からの読み出しアド

【0020】さらにまた、バッファサイズと福留セル数 《書き込みアドレスh-読み出しアドレスg》とを比較 することによりバッファフルを検出するバッファフル検 出部22を有する。さらに、受信中のパケットの先頭セ ルがセルバッファ1から出力されていないかどうかを、 パケット先頭アドレスイと読み出しアドレスgとを比較 40 することにより検出するパケット先頭セル出力検出部2 3を有して枠成される。

レスを決定する読み出し副御部9、受信中のパケットに

セル廃棄があった場合に フラグ [1] を保持するセル

廃棄管理部21を有する。

【0021】本発明の真能例の動作を図5のフローチャ ートにより説明する。まず、セル識別部3は入力セル a のヘッダ部分よりユーザセル(通信に使用される通常の セル) の判定。EOP (エンドオブバケット: 当該パケ ットの最終セル(当該パケットの区切りを示す)セルの 判定、ルーティング情報であるコネクション(ルート) 香号の抽出でを行なう。との情報でを基に、バッファフ

ップSlがYES)、該当コネクションのバッファサイ ズと滯宮セル敷(読み出しアドレスd -書き込みアドレ スe)とを比較してバッファフル(満杯)の判定を行な い、セル廃棄管理部21に通知する。

【0022】尚、入力セルaがユーザセルでない(例え ば通信には使用されない副御セル等) 場合は (ステップ SlがNO)、当該入力セルaは廃棄する(ステップ2 1)。また、バケット先頭セル出力検出部23は、受信 中のパケットの先頭セルがセルバッファ1から出力され ていないかどうかをパケット先頭アドレス!と読み出し アドレスgとを比較することにより負出してセル廃棄管 **運部21に通知する。セル廃棄管理部21はコネクショ** ン毎にセル廃棄フラグ!を管理する。

【0023】入力セル&がユーザセルであり(ステップ S1がYES)、かつEOPセルでない場合は(ステッ プS3がNO)、次にバッファ1の状態を参照する(ス テップS4)。バッファフルでなければ (ステップS4) がNO)、入力セルaをセルバッファ 1 に書き込む指示 を、書き込み制御部8に通知し(ステップS5)、セル 廃棄フラグ!は前状態を保持する (ステップS6)。バ ッファフルの場合は(ステップS4がYES)、セル廃 築を行う指示を書き込み副御部8に通知し(ステップS 7) セル廃棄フラグを"1"にして保持する(ステッ プS2)。

【0024】また、入力セルaがユーザセルであり(ス テップS1がYES)、かつEOPセルの場合は(ステ ップS3がYES)、次にセル廃棄フラグ」を参照する (ステップS8)。フラグiが「1"の場合は、当該バ ケットの先頭セルがセルバッファ1の中にあるかどうか を判定し(ステップS12)、先頭セルがセルバッファ の中にある場合は《ステップS12がYES》、EPD 処理を行なう(ステップS17)。

【0025】また、先頭セルがセルバッファ1から出力 されていた場合は (ステップS12がNO)、PPD処 理を行う指示を書き込み副御部8に通知する(ステップ S13)。セル廃棄フラグiが"0"の場合は、次にバ ッファ1の状態を参照し (ステップS9)、バッファフ ルでなければ (ステップS 9がNO)、入力セルaをバ ッファ1に書き込み(ステップS10)、セル廃棄情報 」をクリアする(ステップS11)。尚、バッファフル の場合は(ステップS9がYES)、ステップS12に 造む。

【0026】告き込み制御部8はセルバッファ1への書 ~ き込みアドレス(カウンタ)d,hとパケット先頭アド レス (カウンタ) 『とを管理している。また、セル廃棄 管理部21より、入力セルaのセルバッファ1への書き 込み指示すを受信した場合は、セルバッファ1へ書き込 みアドレスdを出力し、当該コネクションの書き込みア ドレスロを+1インクリメントする。さらに、入力セル ル検出部22は、入力セル8がユーザセルの場合(ステー50~8の廃棄指示を受信した場合は、セルバッファ1への善 き込みを停止する。

【0027】EPD処理を受信した場合は(ステップS17)、音き込みアドレス dをパケット先頭アドレス f に書き替えることにより、当該パケットのセルをすべて pp菜する処理を行なう(ステップS18, S19, S20)。PPD処理を受信した場合は(ステップS1

3) 音き込みアドレス d とパケット先頭アドレス f とを読み出しアドレス e + 1 に書き替え、入力セル a はタギング (タグ化) してセルバッファ 1 の読み出しアドレス e に書き込む (ステップ S 1 4)。これにより、セル 10 バッファ 1 に滞留しているセルの廃棄処理とタギングされたEOPセルのみの書き込みとを行う (ステップ S 1 5、16)。

【0028】また、EOPセル入力時にセル書き込み指示を受けた場合は、パケット先頭アドレス 1を書き込みアドレス 0+1に書き替える。読み出し制御部9は読み出しアドレス e、gのカウンタを管理する。セルバッファ1からの読み出し制御を行い、読み出しのあったコネクションのカウンタを+1インクリメントする。

[0029] EPD/PPD処理の時作について図6~10を用いて詳細に説明する。尚、これらの図においては、セルバッファ1中の当該パケットの構成セルの格納状況を示し、EOPセルを黒丸、EOPセル以外のセルを白丸にて示す。当該パケットの構成セルには順次数字("1"~"m")を記入して示す。また、セルバッファ1はF1FO(ファーストインファーストアウト)メモリー素子にて構成され、読み出しが行われた量だけ新たなセルの書き込み(格納)が可能となる。

【0030】本発明におけるEPD処理とは、EOPセル入力時に当該バケットにセル廃棄があり、かつ当該バ 30ケットの先頭がセルバッファ1の中にある場合に、セルバッファ1に滞留している当該バケットのすべてのセルを廃棄する処理のことをいう。また、EOPセル入力時にセル廃棄がなくても、EOPセル自体がバッファフルにより廃棄され、かつ当該バケットの先頭がセルバッファ1の中にある場合も同様の処理を行なう。

【0031】同様に、PPD処理とは、EOPセル入力時に当該パケットにセル廃棄があり、かつ当該パケットの先頭がセルバッファ1から出力されていた場合に、セルバッファ1に滞留している当該パケットのすべてのセ 40ルを廃棄し、その後入力されたEOPセルをタギングして、セルバッファに書き込む処理のことを言う。また、EOPセル入力時にセル廃棄がなくても、EOPセル自体がバッファフルのため廃棄され、かつ当該パケットの先頭がセルバッファ1から出力されていた場合も同様の処理を行なう。尚、ここでEOPセルをタギングしてセルバッファ1に書き込むのは、次に入力されるパケットとの区切りを付けるためである。

【0032】図6にはEPD処理の一例を示す。図6

(a)に示す様に、入力セル番号 ~1 ~~ ~7 ~ はセル SO

バッファ 1 に格納されたが、図6 (b) に示す様に、入力セル番号 $^{-}8$ " , $^{-}9$ " のセルがバッファフルのため 廃棄され、セル廃棄フラグが $^{-}1$ " となる。その後、図 6 (c) に示す様に、セルバッファ 1 よりセルが読み出され、セルバッファ 1 に空きができ入力セル番号 $^{-}1$ 0 " が格納される。

【① 0 3 3 】 ついで、図6 (d) に示す様に、入力セル 香号 "1 1" のEOPセルの入力時には、セル廃棄フラグが"1" であり、当該パケットの先頭セル "1" がセルバッファ1の中にあるため、図6 (e) に示す様にEPD処理を行ない、セルバッファ1に滯回している当該パケットのセルがすべて廃棄される。

【① 0 3 4 】 図7にはEPD処理の他の一例を示す。図 7 (a)~(c)に示す様に、例えば順次セルバッファ 1 の読み出しが行われ、入力セル番号 "1"~"10"が正常に格納される。しかし、図7 (d)に示す様に、入力セル番号 "11"のEOPセル入力時に、当該パケットにはセル廃棄はないためセル廃棄フラグは"0"であるが、セルバッファ1がバッファフル状態となったとする。この場合、入力セル番号 "11"のEOPセルは格納できない。従って、図7(e)に示す様に、当該パケットの先頭セルがセルバッファ1の中にあるため、EPD処理を行ないセルバッファ1の中にあるため、EPD処理を行ないセルバッファ1に滞留している当該パケットのセルはすべて廃棄される。

【① 035】図8にはPPD処理の一例を示す。図8 (a), (b)に示す様に、入力セル番号「1"~~13"は正常に格納(一部は読み出し)されたとする。図8(c)に示す様に、受信中の当該パケットの先頭セル「1"がセルバッファ」から出力後、入力セル番号「1"がセルバッファ」から出力後、入力セル番号「1"となる。その後、図8(d)に示す様に、入力セル番号「15"のEOPセル入力時に、セル廃棄フラグが「1"であり、当該パケットの先頭セル"1"がセルバッファ」から出力されている。従って、図8(e)に示す様に、PPD処理を行ない、セルバッファ」に滯留している当該パケットのセルをすべて廃棄後、入力されたEOPセルをタギングしてセルバッファの先頭に書込む。

【0036】図9にはPPD処理の他の一例を示す。図9(a)に示す様に、入力セル番号 11~ 7" は正常にセルバッファ1に格納されるが、図9(b)に示す様に、受信中の当該パケットの入力セル番号 8", 9"のセルがパッファフルのため廃棄され、セル廃棄フラグが 1" となったとする。また、図9(c)に示す様に、セルバッファ1から当該パケットの先頭セル 1"が読み出され、入力セル番号 10~~14"

【0037】その後、図9(d)に示す様に、入力セル 香号 "15"のEOPセル入力時に、セル廃棄フラグが "1"であり、当該パケットの先頭セル "1"がセルバ

は正常に格納されたとする.

ッファ 1 から出力されているためPPD処理を行う。そ の結果、図9(e)に示す様に、セルバッファーに滞留 している当該バケットのセルをすべて廃棄後、入力され たEOPセルをタギングしてセルバッファ1の先頭に書 き込む。

【0038】図10にはPPD処理のさらに他の一例を 示す。図10(a)~(c)に示す様に、入力セル番号 ~ 1 ~ ~ 1 4 " は正常に格納 (一部は読み出し) され たとする。その後、図10(d)に示す様に、入力セル 香号"15"のEOPセル入力時に、当該パケットにセ 19 ル廃棄はないためセル廃棄フラグは"()"であるが、セ ルバッファ1がバッファフル状態であり、当該バケット の先頭セル ~1 " がセルバッファ 1 から出力されている ためPPD処理を行う。その結果、図10(e)に示す 様に、セルバッファ1に滞留している当該パケットのセ ルをすべて廃棄後、入力されたEOPセルをタギングし てセルバッファーの先頭に書き込む。

【①①39】図2に本発明の他の実施例をブロック図の 形にて示す。図2に示す本発明の他の実施例は、図1に 示す本発明の実施例に閾値超過検出部24を追加したも 20 のである。図11に示す従来のバッファ制御装置におい て行っていた関値超過時の次パケットの廃棄(EPD制 御)機能を追加したものであり、閾値超過検出部24に 各コネクションの閾値情報を設定しておく。また、セル aが入力された時、当該コネクションの閾値と滯留セル 数(書き込みアドレスh-読み出しアドレスg)を比較 し、関値超過の検出を行なう。

【①①40】セル廃棄/バケット先頭セル管理部25 は、当該パケットの先頭セルが入力された場合、閾値超 過信号を参照して閾値超過状態であれば、入力セルを廃 30 棄する指示を書き込み制御部8に通知しセル廃棄フラグ を「1~とする。セル廃棄フラグが「1~の間は、当該 コネクションに入力されたセルはすべて廃棄しEOPセ ル入力時にセル廃棄フラグを「0~にする。また」パケ ットの先頭セルを検出するため、パケット先頭セルフラ グを設け、EOPセル入力時に「1" とし、EOPセル 以外のユーザセルが入力された時に"り"とする。

【0041】とれにより、パケット先頭セルフラグが 1°であって、ユーザセルが入力された場合、その入 力セルをパケットの先頭セルとし、上述の処理を行な う。よって、本発明による基本的なEPD/PPD制御 に加え、閾値超過時の新たなパケットの書き込み禁止処 理を実現する.

【①①42】図3に本発明のさらに他の真施例をブロッ ク図の形にて示す。図3に示す本発明の他の真鍮例は、 図1に示す本発明の実施例のセル廃棄管理部21をセル 廃棄ノタギング管理部26に変更したものである。図1 に示す本発明の実施例においては、EOPセル入力時に EPD/PPD処理によるパケット廃棄を行なっていた が、この方式ではセル廃棄が発生してからEOPセルが、50、ラグ管理部27にて書き込みアドレスカウンタ及びパケ

入力されるまではパケット廃棄を行なわない。また、バ ッファ1に空きがあれば、セル廃棄発生後においても入 力セル8の書き込みを行っていた。

【①①43】とれに対し、図3に示す実施例において は、セル廃棄が発生した時点にてパケット廃棄を行な い。かつぞれ以降に入力されたセルaをすべて廃棄する ことにより、セルバッファーにセル廃棄後のむだなセル の滯留を防止したものである。

【①①4.4】次に、図3に示す本発明のさらに他の実施 例の動作について説明する。尚、図1に示した実施例に 対しての追加勤作のみについて説明する。図3におい て、セル廃棄/タギング管理部26はセル廃棄フラグと タギング指示フラグを管理する。入力セルがユーザセル であり、バッファフル検出部22にてバッファフルが検 出された場合。セル廃棄/タギング管理部22は入力セ ルaの廃棄指示を書き込み訓御部8に通知してセル廃棄 フラグを `! にする。

【0045】との時、当該パケットがそれ以前にセル廃 棄がなく (セル廃棄フラグの前状態が"()")、バケッ ト内にて初めて廃棄されるセルの場合。EPD/PPD 処理を同時に書き込み制御部8に通知する。EPD/P P Dの切り替えは、バケット先頭セル出力検出部23に でパケットの先頭セルが、セルバッファ1から出力され ていた場合はPPD処理を選択し、セルバッファ1内に ある場合はEPD処理を選択する。

【0046】また、PPD処理時には、タギング指示フ ラグを「1 でする。これ以降に入力されるセルaは、 セル廃棄フラグが「1°の間は廃棄を行ない、EOPセ ル入力時にセル廃棄フラグを「O」にする。EOPセル 入力時は同時にタギング指示フラグを参照し、「1 の 場合は入力セル(EOPセル)aの廃棄は行なわずタギ ングしてセルバッファ!に書き込む。これにより、EP D/PPD制御に加えて、セル廃棄時にてのパケット廃 楽処理を実現する。

【① 047】図4に本発明の別の実施例をブロック図の 形にて示す。図4に示す実施例は、図1に示す本発明の 実施例に対してカウンタフラグ管理部27を追加したも のである。図1に示した実施例においては、バッファフ ル検出部22、パケット先頭セル出力検出部23にて、 46 書き込みアドレスh、パケット先頭セルアドレスf、読 み出しアドレスgの比較を行う。しかし、各アドレス f. 8, hは、バケット廃棄時以外は常に加算されて行 くため、これを実現するにはアドレスカウンタのビット 数(容置)を充分な大容量としておく必要がある。

【0048】例えば、150Mb/sにて入力されたセ ルaを10年カウントするには、約130ギガ(2の4 7乗) ビットをカウントする必要があり、47bitカ ウンタが必要となる。

【0049】図4に示す実施例においては、カウンタフ

ット先頭セルアドレスカウンタのキャリーフラグを管理 することにより、各アドレスカウンタのビット数の削減 を実現する。次に、図4に示す実施例の動作について説 明する。尚、図1に示した実施例に対しての追加勤作の みについて説明する。

11

【0050】図4において、書き込み副御部8は書き込みアドレスカウンタとパケット先頭セルアドレスカウンタとき管理する。また、読み出しアドレス制御部9は読み出しアドレスカウンタを管理する。それぞれのアドレスカウンタのビット数は、例えばセルバッファ1の各コ 10ネクションのバッファザイズ数とする。例えば、バッファサイズが512(2の9乗)セルの場合、各アドレスカウンタのビット数は9 b i t となる。以下、アドレスカウンタのビット数を9 b i t として説明する。

【0051】入力セル8がユーザセルであってセルバッファ1に書き込まれた場合。書き込みアドレスカウンタは+1インクリメントされる。512セル書き込まれた時点にて書き込みアドレスカウンタは0に戻るが、この時発生する書き込みアドレスカウンタのキャリーフラグをカウンタフラグ管理部27に通知する。また。EOPセルが入力され、パケット先頭アドレスが次のカウンタ周期に入った場合も、パケット先頭アドレスカウンタのキャリーフラグをカウンタフラグ管理部27に通知する。

【0052】カウンタフラグ管理部27は書き込み制御部8より各キャリーフラグを受信した場合、当該コネクションの各キャリーフラグを「1 にする。それぞれのキャリーフラグは、読み出しアドレスカウンタが512セル読み出し、次のカウンタ国期に入った時に「0」になる。また、とのフラグ情報をバッファフル検出部22パケット先頭セル検出部23に通知し、それぞれのブロックにてアドレスの上位ビットに付加(追加)し比

較を行なうことにより、アドレスの大小関係が保証される。これにより、EPD/PPD制御をより小規模な回路にて衰現できる。

12

[0053]


(発明の効果)以上説明したように本発明は、バケット 受信中にセル廃棄が起こった場合、現在バッファに滞留 している当該バケットのセルを廃棄することにより、ネットワークの負荷を低減する効果がある。


【図面の簡単な説明】

- 【図1】本発明の実施例のブロック図である。
 - 【図2】 本発明の他の実施例のブロック図である。
 - 【図3】本発明のさらに他の実施例のブロック図である。
 - 【図4】 本発明のまたさらに他の実施例のブロック図で ある。
 - 【図5】本発明の実施例のフローチャートである。
 - 【図6】EPD処理動作の一例の説明図である。
 - 【図7】EPD処理動作の他の一例の説明図である。
 - 【図8】PPD処理動作の一例の説明図である。
- 【図9】PPD処理動作の他の一例の説明図である。
- 【図10】PPD処理動作のさらに他の一例の説明図である。
- 【図11】従来のバッファ副御装置の一例のブロック図 である。


【符号の説明】

- 1 セルバッファ
- 3 セル識別部
- 8 書き込み制御部
- 9 読み出し制御部
- 36 21 セル廃棄管理部
 - 22 バッファフル検出部 23 パケット先頭セル出力検出部







[図5]




[図6]



[図7]





_